PATENT ABSTRACTS OF JAPAN

For IDS 5/8

(11)Publication number:

2001-119104

(43)Date of publication of application: 27.04.2001

(51)Int.CI.

H01S 5/323 H01L 21/306

H01L 33/00

(21)Application number: 11-299641

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

21.10.1999

(72)Inventor: HASEGAWA YOSHITERU


OTSUKA NOBUYUKI TSUJIMURA AYUMI ISHIBASHI AKIHIKO KIDOGUCHI ISAO BAN YUZABURO

(54) METHOD FOR MANUFACTURING SEMICONDUCTOR

(57)Abstract:

PROBLEM TO BE SOLVED: To manufacture a large-area GaN substrate of a two-inch wafer level, in which the separation of a GaN layer from a sapphire substrate can be easily controlled.

SOLUTION: In a semiconductor, a semiconductor layer, having smaller band gap energy than a GaN semiconductor layer has, is interposed between a sapphire substrate and the GaN semiconductor layer.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-119104 (P2001 - 119104A)

(43)公開日 平成13年4月27日(2001.4.27)

(51) Int.Cl.7	識別記号	ΓΙ	テーマコード(参考)
H01S 5/323		H 0 1 S 5/323	5 F 0 4 1
HO1L 21/306		H01L 33/00	C 5F043
33/00		21/306	B 5F073

審査請求 未請求 請求項の数16 OL (全 13 頁)


(21)出願番号	特願平11-299641	(71)出願人	000005821
			松下電器産業株式会社
(22)出願日	平成11年10月21日(1999.10.21)		大阪府門真市大字門真1006番地
		(72)発明者	長谷川 義晃
			大阪府門真市大字門真1006番地 松下電器
			産業株式会社内
		(72)発明者	大塚 信之
			大阪府門真市大字門真1006番地 松下電器
			産業株式会社内
		(74)代理人	100097445
			弁理士 岩橋 文雄 (外2名)
			最終頁に貌く

(54) 【発明の名称】 半導体の製造方法

(57)【要約】

【課題】 サファイア基板とGaN層の分離の制御性が容 易で、且つ2インチウエハーレベルの大面積のGaN基板 が作製できるようにすることを目的とする。

【解決手段】 サファイア基板とGaN系半導体層の間 に、GaN系半導体層よりもバンドギャップエネルギーの 小さい半導体層を積層させる。



【特許請求の範囲】

【間求項1】 基板上に川族窒化物よりなる第一の半導体層を積層させる工程と、前記第一の半導体層の上面に第一の半導体層よりもパンドギャップエネルギーの小さな第二の半導体層を積層させる工程と、前記第二の半導体層よりもパンドギャップエネルギーの大きな川族窒化物よりなる第三の半導体層を前記第二の半導体層の上面に積層させる工程と、前記第二の半導体層を分離層として前記第三の半導体層を基板から分離させる工程を備えていることを特徴とする半導体の製造方法。

【請求項2】 第二の半導体層が少なくともIn原子を含むIII族窒化物で構成されることを特徴とする請求項1に記載の半導体の製造方法。

【請求項3】 第二の半導体層が少なくともAs原子を含むIII 族窒化物で構成されることを特徴とする請求項1に記載の半導体の製造方法。

【 請求項4】 第二の半導体層が少なくともP原子を含む111 族窒化物で構成されることを特徴とする請求項1 に記載の半導体の製造方法。

【 請求項5 】 熱的アニールにより第三の半導体層を基 20 板から分離させる工程を有することを特徴とする請求項 1 に記載の半導体の製造方法。

【 請求項6 】 ウエットエッチングにより第三の半導体 層を基板から分離させる工程を有することを特徴とする 請求項1に記載の半導体の製造方法。

【間求項8】 第二の半導体層のバンドギャップエネルギー以上のエネルギーを有するレーザ光を照射することにより、第三の半導体層を基板から分離させる工程を備えていることを特徴とする間求項1に記載の半導体の製造方法。

【請求項9】 基板側からレーザ光を照射する工程を備えていることを特徴とする請求項8に記載の半導体の製造方法。

【請求項10】 熱的アニールとレーザ光照射の組合せにより第三の半導体層を基板から分離させる工程を有することを特徴とする請求項1に記載の半導体の製造方法。

【開求項11】 基板上にIII族窒化物よりなる第一の 半導体層を積層させる工程と、前記第一の半導体層の上 面に少なくとも第一の半導体層よりもIn原子を多く含む III族窒化物で構成される第二の半導体層を積層させる 工程と、前記第二の半導体層よりも含まれるIn原子が少ないIII族窒化物よりなる第三の半導体層を前記第二の 半導体層の上面に積層させる工程と、前記第二の半導体 層を分離層として前記第三の半導体層を基板から分離さ せる工程を備えていることを特徴とする半導体の製造方 50

法。

【請求項12】 熱的アニールにより第二の半導体層を 基板から分離させる工程を有することを特徴とする請求 項11に記載の半導体の製造方法。

【 請求項13】 ウエットエッチングにより第三の半導体層を基板から分離させる工程を有することを特徴とする請求項11に記載の半導体の製造方法。

【請求項14】 熱的アニールとウエットエッチングの 組合せにより第三の半導体層を基板から分離させる工程 を有することを特徴とする請求項11に記載の半導体の 製造方法。

【請求項15】 第三の半導体層がAI原子を含むAIGaNで構成されることを特徴とする請求項1または請求項1 1に記載の半導体の製造方法。

【請求項16】 第二の半導体層を積層方向に多段に垂直に積層させる工程を備えていることを特徴とする請求項1または請求項11に記載の半導体の製造方法。

【発明の詳細な説明】

[0001]

「発明の属する技術分野」本発明は、青紫光の短波長領域の発光素子に用いるAlinGaN系のIII-V族化合物半導体の製造方法に関する。

[0002]

【従来の技術】近年、次世代の高密度光ディスク用光源として青紫色の光を発するレーザダイオードに対する要望が高まり、特に、青紫光の短波長領域で動作可能な窒化ガリウム(GaN)系のIII-V族化合物半導体発光素子の研究開発が盛んに行われている。しかしながら、このGaN系半導体は格子整合する基板が存在しないため、サファイア(A1203)や炭化珪素(SiC)等の基板が使用されるのが一般的である。この基板を使用した場合、GaNとの格子不整合及び熱膨張係数差により、結晶成長されたGaN膜には多数の転位と熱歪みが存在する。

【0003】この高密度転位がレーザに及ぼす影響について、第1の論文に「Journal of Materials Research, Vol. 14 (1999) pp. 2716-2731」がある。この論文では、サファイア基板上に成長したGaN膜上にSiO2を堆積させ、その上にGaNを基板面方向(横方向)に成長させた低転位密度ELOG基板を用いて、レーザの閾値電流低減および長寿命化を図っている。

【0004】また、最近になって、レーザのへき開、電極形成、放熱および垂直横モード制御に有利なGaN基板を作製する研究が盛んになっている。第2の論文「Japa neseJournal of Applied Physics, Vol. 37 (1998) pp. L309-L312」では、サファイア基板上に成長したGaN結晶においてサファイア基板を研磨で削除する方法でGaN基板を得ることが示されている。第3の論文「Japanese Journal of Applied Physics, Vol. 38 (1999) pp. 26 19-2621」では、水酸化ナトリウム(NaOH)と硫酸 (H2S 04) 溶液を用いたウエットエッチングにより、サファイ

40

ア基板上に成長したGaN結晶がサファイア基板とGaN結晶 の界面で分離できることが示されている。これはサファ イア基板付近のGaNが低品質でキャリア濃度が高いこと が原因であるとされている。同様に、第4の論文「Japa nese Journal of Applied Physics, Vol. 38 (1999) p p. L217-L219」では、Nd:YAGレーザの第3高調波を利用 したレーザを照射することにより、サファイア基板付近 でGaN結晶を分離(リフトオフ)できることが示されて いる。しかしながら、上記第2、第3および第4の論文 では、サファイアとGaNの熱膨張係数差により、サファ イア基板からGaN層を分離する際にGaN層にクラックが多 数発生し、2インチウエハーレベルの大面積のGaN基板 が得られないのが現状である。さらに、上記第2、第3 および第4の論文では、サファイア基板とGaN層を分離 する膜厚が特定されず、分離の制御性に欠ける問題があ る。

[0005]

【発明が解決しようとする課題】そこで、本発明は、サファイア基板とGaN層の分離の制御性が容易で、且つ2インチウエハーレベルの大面積のGaN基板が作製できるようにすることを目的とする。

[0006]

【課題を解決するための手段】本発明に係る第1の半導 体の製造方法は、前記の目的を達成し、サファイア基板 とGaN系半導体層の間に、前記GaN系半導体層よりもバン ドギャップエネルギーの小さい半導体層を積層させる工 程を備えている。第1の半導体の製造方法によると、Ga N系半導体層よりもバンドギャップエネルギーの小さい 半導体層は3元および4元混晶層であり、その格子不整 合度が大きいために組成が不均一(ミシビリティギャッ プ) になり相分離が発生しやすい。相分離を起こした半 導体層は結晶性が低下し、欠陥およびボイド(穴)が多 数発生して、その上面にかかる応力を緩和しやすい。こ のため、熱的アニール、ウエットエッチングおよびレー ザ光照射により相分離を起こした半導体層のみが選択的 に制御性良く除去され、基板と上面のGaN系半導体層を 分離することが可能になる。また、この際、サファイア 基板上のGaN系半導体層に加わる圧縮歪は、相分離を起 こした半導体層が緩和するために、基板から分離したGa N系半導体層にはクラックの発生はなく、GaN基板の大面 積化が可能である。

【0007】本発明に係る第2の半導体の製造方法は、前記の目的を達成し、前記第1の半導体製造方法において、サファイア基板とGaN系半導体層の間に少なくともInを含むInxGa1-xN(0<x≦1)系半導体層を成長させる工程を備えている。

【0008】第2の半導体の製造方法によると、In原子を含むIII族窒化物半導体は相分離を起こしやすいために、その上面に高温でGaN系半導体層を積層する際に相分離により結晶性が低下する。このため、熱的アニー

ル、ウエットエッチングおよびレーザ光照射により、In 原子を含む半導体層が選択的に制御性良く除去されるために、サファイア基板とGaN系半導体層を分離することが可能になる。

【0009】本発明に係る第3の半導体製造方法は、前記の目的を達成し、前記第1の半導体製造方法において、サファイア基板とGaN系半導体層の間に少なくともAs原子を含むIII族窒化物よりなる半導体層を成長させる工程を備えている。As原子を含むGaN1-yAsy(0<y<1)系半導体層は相分離を起こしやすいために、その上面にGaN系半導体層を積層する際に相分離により結晶性が低下する。このため、熱的アニール、ウエットエッチングおよびレーザ光照射により、As原子を含む半導体層が選択的に制御性良く除去されるために、サファイア基板とGaN系半導体層を分離することが可能になる。

【0010】第4の半導体の製造方法は、前記第1の半導体製造方法において、サファイア基板とGaN系半導体層の間に少なくともP原子を含むIII族窒化物よりなる半導体層を成長させる工程を備えている。P原子を含むGaN1-yPy(0<y<1)系半導体層は相分離を起こしやすいために、その上面にGaN系半導体層を積層する際に相分離により結晶性が低下する。このため、熱的アニール、ウエットエッチングおよびレーザ光照射により、P原子を含む半導体層が選択的に制御性良く除去されるために、サファイア基板とGaN系半導体層を分離することが可能になる

【0011】本発明に係る第5の半導体の製造方法によると、前記第1の半導体製造方法において、熱的アニールによりバンドギャップエネルギーの小さいIII族窒化物よりなる半導体層の結晶性が相分離でさらに低下し、ボイドが多数形成され、機械的強度が一段と低下する。このため、バンドギャップエネルギーの小さい半導体層が選択的に制御性良く除去され、サファイア基板とGaN系半導体層を分離することが可能になる。

【0012】第6の半導体の製造方法によると、前記第1の半導体製造方法において、ウエットエッチングにより、相分離を起こしたバンドギャップエネルギーの小さい半導体層が選択的に制御性良く除去されるために、サファイア基板とGaN系半導体層を分離することが可能に40 なる。

【0013】本発明に係る第7の半導体の製造方法によると、前記第1の半導体製造方法において、熱的アニールによりパンドギャップエネルギーの小さいIII族窒化物よりなる半導体層の結晶性が相分離で低下する。このため、さらにウエットエッチングを追加することにより、バンドギャップエネルギーの小さい半導体層が選択的に制御性良く除去されるために、サファイア基板とGaN系半導体層を分離することが可能になる。

【0014】第8の半導体の製造方法によると、前記第 50 1の半導体製造方法において、レーザ光照射により励起

-3-

されたキャリアがパンドギャップエネルギーの小さいII I族窒化物よりなる半導体層に集中的に流入して、その 半導体層を選択的に昇華除去させ、サファイア基板とGa N系半導体層を分離することができる。

【0015】本発明に係る第9の半導体の製造方法によると、前記第8の半導体製造方法において、III族窒化物よりなる半導体層側からではなく基板の裏面側からレーザ光を照射することにより、GaN系半導体層にダメージを与えることなくサファイア基板とGaN系半導体層を分離することが可能になる。

【0016】第10の半導体の製造方法によると、前記第1の半導体製造方法において、熱的アニールによりバンドギャップエネルギーの小さいIII族窒化物よりなる半導体層の結晶性が相分離で低下する。このため、さらにレーザ光照射を追加することにより、バンドギャップエネルギーの小さい半導体層が選択的に制御性良く除去されるために、サファイア基板とGaN系半導体層を分離することが可能になる。

【0017】本発明に係る第11の半導体の製造方法 は、サファイア基板とGaN系半導体層の間に、前記GaN系 20 半導体層よりも多くのIn原子を含む半導体層を積層させ る工程を備えている。第11の半導体の製造方法による と、GaN系半導体層よりも多くのIn原子を含む半導体層 は、その格子不整合度が大きくなるために組成の不均一 (ミシビリティギャップ) が顕著になり相分離が発生し やすい。この場合、In原子を多く含む半導体層はその下 面および上面のGaN系半導体層よりもバンドギャップエ ネルギーが小さい必要はなく、例えばAlz(InxGa1-x)1-z N(0<x<1,0<z<1)の4元混晶であってもよい。相分 離を起こしたIn原子を多く含む半導体層は結晶性が低下 し、欠陥およびボイドが発生して、その上面にかかる応 力を緩和しやすい。このため、熱的アニール、ウエット エッチングにより相分離を起こした半導体層のみが選択 的に制御性良く除去され、基板と上面のGaN系半導体層 を分離することが可能になる。また、この際、サファイ ア基板上のGaN系半導体層に加わる歪は、相分離を起こ した半導体層が緩和するために、基板から分離したGaN 系半導体層にはクラックの発生はなく、GaN基板の大面 積化が可能である。

【0018】本発明に係る第12の半導体の製造方法によると、前記第11の半導体製造方法において、熱的アニールによりIn原子を多く含むIII族窒化物よりなる半導体層の結晶性が相分離でさらに低下し、ボイドが多数形成され、機械的強度が一段と低下する。このため、In原子を多く含む半導体層が選択的に制御性良く除去され、サファイア基板とGaN系半導体層を分離することが可能になる。

【0019】第13の半導体の製造方法によると、前記第11の半導体製造方法において、ウエットエッチングにより、相分離を起こしたIn原子を多く含む半導体層が

選択的に制御性良く除去されるために、サファイア基板 とGaN系半導体層を分離することが可能になる。

【0020】本発明に係る第14の半導体の製造方法によると、前記第11の半導体製造方法において、熱的アニールによりIn原子を多く含むIII族窒化物よりなる半導体層の結晶性が相分離で低下する。このため、さらにウエットエッチングを追加することにより、In原子を多く含む半導体層が選択的に制御性良く除去されるために、サファイア基板とGaN系半導体層を分離することが可能になる。

【0021】第15の半導体の製造方法は、前記第1および第11の半導体製造方法において、基板と分離されるIII族窒化物よりなる半導体層がAlzGa1-zN(0<z≦1)で構成されることを特徴とする。この場合、AlzGa1-zN層は結晶結合がGaN系結晶の中でも強固であるために、基板からAlzGa1-zN層を分離する際のダメージを受けにくく、結晶性を維持することができる。また、この場合、AlzGa1-zN基板が作製できるために、GaN系青紫色レーザ作製時の歪および垂直横モードの制御が容易になる。

【0022】第16の半導体の製造方法は、前記第1および第11の半導体製造方法において、基板を分離するIII族窒化物よりなる半導体層を積層方向に多段に垂直に積層させる工程を備えている。基板を分離する半導体層が複数化することにより、その上面のGaN系半導体層と基板の機械的結合強度が低下し基板分離がより容易になる。

[0023]

【発明の実施の形態】(第1の実施形態)本発明に係る 第1の実施形態は、主に短波長の発光素子に用いられる GaN系半導体結晶において、転位密度及び熱歪みを低減 できるGaN基板の大面積化を実現できるようにすること を目的とする。

【0024】以下、本発明の第1の実施形態による半導体の製造方法の詳細について図面を参照しながら説明する。

【0025】図1(a)~(c)は本実施形態に係る半導体の製造方法の工程順の構成断面図を示している。まず、サファイアよりなる基板11の表面を酸溶液を用いて洗浄を行なう。その後、洗浄した基板11をMOVPE装置(図示せず)の反応炉内のサセプタに保持し、反応炉を真空排気する。続いて、反応炉内を圧力が300Torrの水素雰囲気とし、温度を約1100℃にまで昇温して基板11を加熱し表面のサーマルクリーニングを約10分間行なう。

【0026】次に、反応炉を約500℃にまで降温した後、基板11上に、供給量25mmol/minのトリメチルガリウム (TMG) と、供給量が7.5L/minのアンモニア (NH3) ガスと、キャリアガスとして水素とを同時に供給することにより、厚さが20nmのGaNよりなる低温パッフ

(;

ァ層を成長させる。続いて、反応炉を約1000℃にまで昇温し、厚さが1mmのGaN層12を成長させる。次に、温度を約800℃にまで降温し、キャリアガスを水素から窒素に変更して、トリメチルインジウム(TMI)とTMGを供給して厚さが約100mmのIn0.2Ga0.8Nよりなる基板分離層13を成長させる。その後、再び反応炉内の温度を約1000℃にまで昇温しキャリアガスを窒素から水素に戻して、厚さが3mmのGaN層14を成長させる(図1(a))。

【0027】反応炉から基板を取り出して、結晶成長表 10 面の色を観察すると、黒く変色している。この現象を考 察するために、透過電子顕微鏡(TEM)を用いて、結晶 成長膜の断面観察を行なった。その結果、基板分離層 1 3中に多数のボイドが発生していることがわかった。ま た、サファイア基板とGaN層12の間で発生した基板に 垂直方向の貫通転位が、基板分離層13で基板に平行方 向に屈曲している様子も観察された。これは、基板分離 層13ではGaN層12との格子不整合による歪が発生 し、貫通転位が歪により屈曲しているものと推測され る。さらにエネルギー分散X線分光法(EDX)により組成 20 分析分布を行なった結果、基板分離層 1 3 中で I n 組成 の多い領域15とボイド16に分離されていることが確 認できた(図1(b))。以上から、基板分離層13が相 分離を引き起こしていることがわかった。尚、Іп組成 の多い領域15でのIn組成は約30%であった。

【0028】次に、基板分離層13の相分離発生過程を観察した。前述と同様にサファイア基板上にGaN層を1mm成長した後、In0.2Ga0.8N層を100mm堆積させる。その後、キャリアガスは窒素の状態で室温まで降温し、反応炉から基板を取り出す。この状態では結晶成長表面の色は透明である。続いて、基板を開管石英炉に搬送し、窒素雰囲気中で約900℃の熱的アニールを施した。アニール時間を15分、30分、1時間としたところ、アニール時間の増加にともない、結晶成長表面の色が黒く変色していくことがわかった。さらに、走査電子顕微鏡(SEM)により結晶断面を観察すると、アニール時間の増加にともないIn0.2Ga0.8N層中にボイドが発生していく様子がわかった。つまり、熱的アニールによりIn0.2Ga0.8N層で相分離が引き起こされたことがわかった。

【0029】したがって、基板分離層13の相分離は約1000℃でのGaN層14の成長中に自然発生したものと推測される。

【0030】成長終了後、MOVPE装置の反応炉から基板を取り出すと、GaN層14と基板11が分離できる場合がある(図1(c))。これは、基板分離層13で相分離が起こり、GaN層14と基板11の機械的結合強度が弱くなっているためである。このようにして得られたGaN層14の結晶表面をSEMで観察しても、2インチウエハー内でクラックの発生はなかった。また、断面SEM観察より、基板11とGaN層14は基板分離層13で分離さ

れていることが確認できた。したがって、基板分離層 1 3を導入することにより、制御性よく基板 1 1 と GaN層 1 4を分離することができ、GaN層 1 4を 2 インチウエハーレベルの大面積GaN基板として使用することが可能である。

【0031】(第2の実施形態)本発明に係る第2の実施形態は、主に短波長の発光素子に用いられるGaN系半導体結晶において、転位密度及び熱歪みを低減できるGaN基板の大面積化を実現できるようにすることを目的とする。

【0032】以下、本発明の第2の実施形態による半導体の製造方法の詳細について図面を参照しながら説明する。

【0033】図2は本実施形態に係る半導体の製造方法により作製されたIII族窒化物よりなる半導体の構成断面図を示している。まず、サファイアよりなる基板21の表面を酸溶液を用いて洗浄を行なう。その後、洗浄した基板21をMOVPE装置(図示せず)の反応炉内のサセプタに保持し、反応炉を真空排気する。続いて、反応炉内を圧力が300Torrの水素雰囲気とし、温度を約1100℃にまで昇温して基板21を加熱し表面のサーマルクリーニングを約10分間行なう。

【0034】次に、反応炉を約500℃にまで降温した後、基板21上に、供給量25mmol/minのTMGと、供給量が7.5L/minのNH3と、キャリアガスとして水素とを同時に供給することにより、厚さが20nmのGaNよりなる低温バッファ層を成長させる。続いて、反応炉を約1000℃にまで昇温し、厚さが1mmのGaN層22を成長させる。次に、NH3、アルシン(AsH3)およびTMGを供給して厚さが約100nmのGaN0.96As0.04よりなる基板分離層23を成長させる。その後、AsH3の供給を停止して厚さが3mmのGaN層24を成長させる。

【0035】SEMを用いて、結晶成長膜の断面観察を行なった。その結果、基板分離層23中に多数のボイドが発生していることがわかった。これは、上記の(第1の実施形態)と同様に、約1000℃でのGaN層14の成長中に、基板分離層13の相分離が自然発生したものと推測される。

【0036】成長終了後、MOVPE装置の反応炉から基板 40 を取り出すと、GaN層24と基板21が分離できる場合 がある。これは、基板分離層23で相分離が起こり、Ga N層24と基板21の機械的結合強度が弱くなっている ためである。このようにして得られたGaN層24の結晶 表面をSEMで観察しても、2インチウエハー内でクラックの発生はなかった。また、断面SEM観察より、基板21とGaN層24は基板分離層23で分離されていること が確認できた。したがって、基板分離層23を導入する ことにより、制御性よく基板21とGaN層24を分離することができ、GaN層24を2インチウエハーレベルの 50 大面積GaN基板として使用することが可能である。

る。

10

【0037】 (第3の実施形態) 本発明に係る第3の実 施形態は、主に短波長の発光素子に用いられるGaN系半 導体結晶において、転位密度及び熱歪みを低減できるGa N基板の大面積化を実現できるようにすることを目的と する。

【0038】以下、本発明の第3の実施形態による半導 体の製造方法の詳細について図面を参照しながら説明す る。

【0039】図3は本実施形態に係る半導体の製造方法 により作製された川族窒化物よりなる半導体の構成断 面図を示している。まず、サファイアよりなる基板31 の表面を酸溶液を用いて洗浄を行なう。その後、洗浄し た基板31をMOVPE装置(図示せず)の反応炉内のサセ プタに保持し、反応炉を真空排気する。続いて、反応炉 内を圧力が300Torrの水素雰囲気とし、温度を約11 00℃にまで昇温して基板31を加熱し表面のサーマル クリーニングを約10分間行なう。

【0040】次に、反応炉を約500℃にまで降温した 後、基板31上に、供給量25mmol/minのTMGと、供給 量が7.5L/minのNH3と、キャリアガスとして水素とを 同時に供給することにより、厚さが20nmのGaNよりな る低温バッファ層を成長させる。続いて、反応炉を約1 000℃にまで昇温し、厚さが1mmのGaN層32を成長 させる。次に、NH3、ホスフィン(PH3)およびTMGを供 給して厚さが約100mのGaNO.96PO.04よりなる基板分 離層33を成長させる。その後、PH3の供給を停止して 厚さが3mmのGaN層34を成長させる。

【0041】SEMを用いて、結晶成長膜の断面観察を行 なった。その結果、基板分離層33中に多数のボイドが 発生していることがわかった。これは、上記の(第1の 実施形態) と同様に、約1000℃でのGaN層34の成 長中に、基板分離層33の相分離が自然発生したものと 推測される。

【0042】成長終了後、MOVPE装置の反応炉から基板 を取り出すと、GaN層34と基板31が分離できる場合 がある。これは、基板分離層33で相分離が起こり、Ga N層34と基板31の機械的結合強度が弱くなっている ためである。このようにして得られたGaN層34の結晶 表面をSEMで観察しても、2インチウエハー内でクラッ クの発生はなかった。また、断面SEM観察より、基板3 1とGaN層34は基板分離層33で分離されていること が確認できた。したがって、基板分離層33を導入する ことにより、制御性よく基板31とGaN層34を分離す ることができ、GaN層34を2インチウエハーレベルの 大面積GaN基板として使用することが可能である。

【0043】 (第4の実施形態) 以下、本発明の第4の 実施形態について図面を参照しながら説明する。本実施 形態は、主に短波長の発光素子に用いられるGaN系半導 体結晶において、転位密度及び熱歪みを低減できるGaN

【0044】以下、本発明の第4の実施形態による半導 体装置の製造方法の詳細について説明する。

【0045】まず、結晶成長方法および結晶成長層の構 成は上記の(第1の実施形態)とまったく同様である。 【0046】次に、結晶成長後の基板を開管型石英管に 搬送し、窒素雰囲気中で約1000℃で6時間の熱的ア ニールを施す。基板分離層13の相分離を活発化するに は、アニール温度は高い方が好ましいが、GaN層14か らの窒素原子抜け等のダメージを考慮すると1200℃ までが好ましい。また、1000℃でのアニール時間は 6時間としたが、基板分離層13の相分離を活発化する には、アニール時間は長い方が好ましい。アニール後、 石英管から基板を取り出すと、基板 1 1 と GaN 層 1 4 は 分離していることが確認できた。このようにして得られ たGaN層14の結晶表面をSEMで観察しても、2インチウ エハー内でクラックの発生はなかった。

【0047】また、断面SEM観察より、基板11とGaN層 14は基板分離層13で分離されていることが確認でき た。したがって、基板分離層13を導入し熱的アニール を施すことにより、制御性よく基板11とGaN層14を 分離することができ、GaN層 1 4 を 2 インチウエハーレ ベルの大面積GaN基板として使用することが可能であ る。尚、図 4 のように、最上層のGaN層 1 4 をAIO. 10Ga 0.90N層 4 4 とした場合、熱的アニールによる結晶ダメ ージの影響を受けにくくなる。これはAIO. 10GaO. 90N層 の方がGaN層よりも結晶結合が強固なためである。図4 は、サファイア基板 4 1 上に, GaN層 4 2、InO. 02GaO. 9 8N基板分離層 4 3 およびAIO. 10GaO. 90N層 4 4を成長し た構成断面図また、この場合、AIO. 10GaO. 90N基板が作 30 製できるために、GaN系青紫色レーザ作製時の歪および 垂直横モードの制御が容易になる。

【0048】 (第5の実施形態) 以下、本発明の第5の 実施形態について図面を参照しながら説明する。本実施 形態は、主に短波長の発光素子に用いられるGaN系半導 体結晶において、転位密度及び熱歪みを低減できるGaN 基板の大面積化を実現できるようにすることを目的とす

【0049】以下、本発明の第5の実施形態による半導 体装置の製造方法の詳細について図面を参照しながら説

【0050】図5(a)~(c)は本実施形態に係る半導 体装置の製造方法の工程順の断面構成を示している。

【0051】まず、結晶成長方法および結晶成長層の構 成は上記の(第1の実施形態)とまったく同様で、サフ ァイア基板 5 1上に、GaN層 5 2、InO. 02GaO. 98N基板分 離層 5 3 およびGaN層 5 4 を成長した。

【0052】次に、結晶成長後の基板(図5(a))を硫 酸とリン酸 (H2P04) の混合液中に浸し、ヒーター上で 基板の大面穐化を実現できるようにすることを目的とす 50 約250℃に加熱する。約1時間加熱すると、基板51

とGaN層 5 4 が分離する様子が観察され(図 5 (b))、そ の後GaN層54を取り出して、超純水で水洗し窒素中で 乾燥させる。このようにして得られたGaN層54の表面S EM観察を行なうと、貫通転位に起因する思われる多数の エッチピットは観察されたがクラックの発生はなかっ た。また、断面SEM観察より、基板51とGaN層54は、 基板分離層53でボイド56付近でエッチング領域57 が進行し、分離していることがわかった(図 5 (c))。 したがって、基板分離層53を導入しウエットエッチン グを施すことにより、制御性よく基板51とGaN層54 を分離することができ、GaN層54を2インチウエハー レベルの大面積GaN基板として使用することが可能であ る。尚、ウエットエッチングの前に、上記の(第4の実 施形態)の熱的アニールを施しておくと、GaN層54と 基板51の分離がより一段と容易になる。これは、熱的 アニールを施した基板分離層13には、多数の欠陥およ びボイドが発生しており、エッチング液が基板分離層 5 3で浸透しやすくなるためである。また、GaN層54をA 10.10GaO.90N層とした場合、ウエットエッチングによる 結晶ダメージの影響を受けにくくなる。これはAIO. 10Ga 20 0.90N層の方がGaN層よりも結晶結合が強固なためであ る。また、この場合、AIO. 10GaO. 90N基板が作製できる ために、GaN系青紫色レーザ作製時の歪および垂直横モ ードの制御が容易になる。

【0053】(第6の実施形態)以下、本発明の第6の 実施形態について図面を参照しながら説明する。本実施 形態は、主に短波長の発光素子に用いられるGaN系半導 体結晶において、転位密度及び熱歪みを低減できるGaN 基板の大面積化を実現できるようにすることを目的とす る。

【0054】以下、本発明の第6の実施形態による半導体装置の製造方法の詳細について図面を参照しながら説明する。

【0055】図6(a)~(c)は本実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。

【0056】まず、結晶成長方法および結晶成長層の構造は上記の(第1の実施形態)とまったく同様で、サファイア基板61上に、GaN層62、InO.02GaO.98N基板分離層63およびGaN層64を成長した。

【0057】次に、結晶成長後の基板(図6(a))にレーザ光を照射する。使用したレーザ光はNd:YAGレーザの第3高調液である。レーザ光を2インチウエハー内でスキャンさせることで、基板61とGaN層64を分離させることができた。この場合、レーザ光のGaN層64へのダメージを回避するために、基板61の裏面側からレーザ光を照射する方が好ましい(図6(b))。このようにして得られたGaN層64の結晶表面をSEMで観察しても、2インチウエハー内でクラックの発生はなかった。また、断面SEM観察より、基板61とGaN層64は基板分離層13で分離されていることが確認できた(図6

(c))。したがって、基板分離層63を導入しレーザ光 照射を施すことにより、制御性よく基板61とGaN層6 4を分離することができ、GaN層 6 4を 2 インチウエハ ーレベルの大面積GaN基板として使用することが可能で ある。尚、レーザ光照射の前に、上記の(第4の実施形 態)の熱的アニールを施しておくと、GaN層 6 4 と基板 61の分離がより一段と容易になる。これは、熱的アニ ールを施した基板分離層63には、多数の欠陥およびボ イドが発生しており、レーザ光照射によるダメージを受 けやすくなるためである。また、GaN層 6 4 をAIO. 10Ga 10 0.90N層とした場合、レーザ光照射による結晶ダメージ の影響を受けにくくなる。これはAIO. 10GaO. 90N層の方 がGaN層よりも結晶結合が強固なためである。また、こ の場合、AIO. 10GaO. 90N基板が作製できるために、GaN系 青紫色レーザ作製時の歪および垂直横モードの制御が容 易になる。

【0058】(第7の実施形態)本発明に係る第7の実施形態は、主に短波長の発光素子に用いられるGaN系半導体結晶において、転位密度及び熱歪みを低減できるGaN基板の大面積化を実現できるようにすることを目的とする。

【0059】以下、本発明の第7の実施形態による半導体の製造方法の詳細について図面を参照しながら説明する。

【0060】図7は本実施形態に係る半導体の製造方法により作製されたIII族窒化物よりなる半導体の構成断面図を示している。まず、サファイアよりなる基板71の表面を酸溶液を用いて洗浄を行なう。その後、洗浄した基板71をMOVPE装置(図示せず)の反応炉内のサセプタに保持し、反応炉を真空排気する。続いて、反応炉内を圧力が300Torrの水素雰囲気とし、温度を約1100℃にまで昇温して基板71を加熱し表面のサーマルクリーニングを約10分間行なう。

【0061】次に、図5 (a) に示すように、反応炉を約500℃にまで降温した後、基板71上に、供給量25mmol/minのTMGと、供給量が7.5L/minのNH3と、キャリアガスとして水素とを同時に供給することにより、厚さが20nmのGaNよりなる低温パッファ層を成長させる。続いて、反応炉を約1000℃にまで昇温し、厚さが1mmのGaN層72を成長させる。次に、温度を約800℃にまで降温し、キャリアガスを水素から窒素に変更して、トリメチルアルミニウム(TMA)、TMIおよびTMGを供給して厚さが約100mのAI0.10In0.18Ga0.72Nよりなる基板分離層73を成長させる。その後、再び反応炉内の温度を約1000℃にまで昇温しキャリアガスを窒素から水素に戻して、厚さが3mmのGaN層74を成長させる。

【0062】反応炉から基板を取り出して、結晶成長表面の色を観察すると、黒く変色している。この現象は、 50 上記の(第1の実施形態)と同様に、基板分離層73が

相分離を起こしていることに起因している。尚、この基板分離層73はGaN層71および74よりもバンドギャップエネルギーは大きいが、格子不整合度が非常に大きいために相分離を起こしやすい半導体層である。

【0063】成長終了後、MOVPE装置の反応炉から基板を取り出すと、GaN層74と基板71が分離できる場合がある。これは、基板分離層73で相分離が起こり、GaN層74と基板71の機械的結合強度が弱くなっているためである。このようにして得られたGaN層74の結晶表面をSEMで観察しても、2インチウエハー内でクラックの発生はなかった。また、断面SEM観察より、基板71とGaN層74は基板分離層73で分離されていることが確認できた。したがって、基板分離層73を導入することにより、制御性よく基板71とGaN層74を分離することができ、GaN層74を2インチウエハーレベルの大面積GaN基板として使用することが可能である。

【0064】(第8の実施形態)以下、本発明の第8の 実施形態について図面を参照しながら説明する。本実施 形態は、主に短波長の発光素子に用いられるGaN系半導 体結晶において、転位密度及び熱歪みを低減できるGaN 基板の大面積化を実現できるようにすることを目的とす る。

【0065】以下、本発明の第8の実施形態による半導体装置の製造方法の詳細について説明する。

【0066】まず、結晶成長方法および結晶成長層の構 造は上記の(第7の実施形態)とまったく同様である。 【0067】次に、結晶成長後の基板を開管石英管に搬 送し、窒素雰囲気中で約1000℃で6時間の熱的アニ ールを施す。基板分離層73の相分離を活発化するに は、アニール温度は高い方が好ましいが、GaN層74か らの窒素原子抜け等のダメージを考慮すると1200℃ までが好ましい。また、1000℃でのアニール時間は 6時間としたが、基板分離層73の相分離を活発化する には、アニール時間は長い方が好ましい。アニール後、 石英管から基板を取り出すと、基板71とGaN層74は 分離していることが確認できた。このようにして得られ たGaN層74の結晶表面をSEMで観察しても、2インチウ エハー内でクラックの発生はなかった。また、断面SEM 観察より、基板71とGaN層74は基板分離層73で分 離されていることが確認できた。したがって、基板分離 層73を導入し熱的アニールを施すことにより、制御性 よく基板71とGaN層74を分離することができ、GaN層 74を2インチウエハーレベルの大面積GaN基板として 使用することが可能である。 尚、GaN層 7 4 をAIO. 10Ga 0.90N層とした場合、熱的アニールによる結晶ダメージ の影響を受けにくくなる。これはAIO. 10GaO. 90N層の方 がGaN層よりも結晶結合が強固なためである。また、こ の場合、AIO. 10GaO. 90N基板が作製できるために、GaN系 **背紫色レーザ作製時の歪および垂直横モードの制御が容**

易になる。

【0068】(第9の実施形態)以下、本発明の第9の 実施形態について図面を参照しながら説明する。本実施 形態は、主に短波長の発光素子に用いられるGaN系半導 体結晶において、転位密度及び熱歪みを低減できるGaN 基板の大面積化を実現できるようにすることを目的とす

【0069】以下、本発明の第9の実施形態による半導体装置の製造方法の詳細について説明する。

【0070】まず、結晶成長方法および結晶成長層の構 造は上記の(第7の実施形態)とまったく同様である。 【0071】次に、図5と同様に、結晶成長後の基板を 硫酸とリン酸(H2P04)の混合液中に浸し、ヒーター上 で約250℃に加熱する。約1時間加熱すると、基板7 1とGaN層74が分離する様子が観察され、その後GaN層 7.4を取り出して、超純水で水洗し窒素中で乾燥させ る。このようにして得られたGaN層74の表面SEM観察を 行なうと、貫通転位に起因する思われる多数のエッチピ ットは観察されたがクラックの発生はなかった。また、 断面SEM観察より、基板71とGaN層74は基板分離層7 3で分離していることがわかった。したがって、基板分 離層73を導入しウエットエッチングを施すことによ り、制御性よく基板71とGaN層74を分離することが でき、GaN層74を2インチウエハーレベルの大面積GaN 基板として使用することが可能である。尚、ウエットエ ッチングの前に、上記の(第8の実施形態)の熱的アニ ールを施しておくと、GaN層74と基板71の分離がよ り一段と容易になる。これは、熱的アニールを施した基 板分離層73には、多数の欠陥およびボイドが発生して おり、エッチング液が基板分離層73で浸透しやすくな るためである。また、GaN層74をAIO.10GaO.90N層とし た場合、ウエットエッチングによる結晶ダメージの影響 を受けにくくなる。これはAIO. 10GaO. 90N層の方がGaN層 よりも結晶結合が強固なためである。また、この場合、 AIO. 10GaO. 90N基板が作製できるために、GaN系青紫色レ ーザ作製時の歪および垂直横モードの制御が容易にな

【0072】(第10の実施形態)本発明に係る第10の実施形態は、主に短波長の発光素子に用いられるGaN系半導体結晶において、転位密度及び熱歪みを低減できるGaN基板の大面積化を実現できるようにすることを目的とする。

【0073】以下、本発明の第10の実施形態による半 導体の製造方法の詳細について図面を参照しながら説明 する。

【0074】図8は本実施形態に係る半導体の製造方法 により作製されたIII族窒化物よりなる半導体の構成断 面図を示している。まず、サファイアよりなる基板81 の表面を酸溶液を用いて洗浄を行なう。その後、洗浄し た基板81をMOVPE装置(図示せず)の反応炉内のサセ 50 プタに保持し、反応炉を真空排気する。続いて、反応炉

内を圧力が300Torrの水素雰囲気とし、温度を約11 00℃にまで昇温して基板81を加熱し表面のサーマル クリーニングを約10分間行なう。

【0075】次に、反応炉を約500℃にまで降温した 後、基板81上に、供給量25mmol/minのTMGと、供給 畳が7.5L/minのNH3と、キャリアガスとして水索とを 同時に供給することにより、厚さが20nmのGaNよりな る低温バッファ層を成長させる。続いて、反応炉を約1 000℃にまで昇温し、厚さが1mmのGaN層82を成長 させる。次に、温度を約800℃にまで降温し、キャリ アガスを水素から窒素に変更して、TMIとTMGを供給して 厚さが約100nmのIn0.20Ga0.80Nよりなる基板分離層 83を成長させる。続いて、TMIの供給を停止してGaN8 4 を約20 nm成長した後、再びTMIも供給してIn 0.20Ga 0.80N基板分離層83を約100m成長する。このIn0.2 0Ga0.80N/GaNの組合せを5周期成長した後、反応炉内の 温度を約1000℃にまで昇温しキャリアガスを窒素か ら水素に戻して、厚さが3mmのGaN層85を成長させ

【0076】反応炉から基板を取り出して、結晶成長表 20 面の色を観察すると、黒く変色している。この現象は、 上記の(第1の実施形態)と同様に、基板分離層83が 相分離を起こしていることに起因している。

【OO77】成長終了後、MOVPE装置の反応炉から基板 を取り出すと、GaN層85と基板81が分離できる場合 がある。また、熱的アニール、ウエットエッチングおよ びレーザ光照射により容易にGaN層85と基板81を分 離できる。これは、基板分離層83で相分離が起こり、 この基板分離層83が積層方向に多重(5層)に積層さ れているために、GaN層85と基板81の機械的結合強 度が非常に弱くなっているためである。このようにして 得られたGaN層85の結晶表面をSEMで観察しても、2イ ンチウエハー内でクラックの発生はなかった。また、断 面SEM観察より、基板81とGaN層85は基板分離層83 で分離されていることが確認できた。したがって、基板 分離層83を導入することにより、制御性よく基板81 とGaN層 8 5を分離することができ、GaN層 8 5を2イン チウエハーレベルの大面積GaN基板として使用すること が可能である。

[0078]

【発明の効果】本発明に係る第1の半導体の製造方法 は、サファイア基板とGaN系半導体層の間に、前記GaN系 半導体層よりもバンドギャップエネルギーの小さい半導 体層を積層させる工程を備えている。第1の半導体の製 造方法によると、GaN系半導体層よりもバンドギャップ エネルギーの小さい半導体層は3元および4元混晶層で あり、その格子不整合度が大きいために組成が不均一 (ミシビリティギャップ) になり相分離が発生しやす い。相分離を起こした半導体層は結晶性が低下し、欠陥 およびボイドが多数発生して、その上面にかかる応力を 50 系半導体層を分離することが可能になる。

16

緩和しやすい。このため、熱的アニール、ウエットエッ チングおよびレーザ光照射により相分離を起こした半導 体層のみが選択的に制御性良く除去され、基板と上面の GaN系半導体層を分離することが可能になる。また、こ の際、サファイア基板上のGaN系半導体層に加わる圧縮 歪は、相分離を起こした半導体層が緩和するために、基 板から分離したGaN系半導体層にはクラックの発生はな く、GaN基板の大面積化が可能である。

【0079】本発明に係る第2の半導体の製造方法は、 前記第1の半導体製造方法において、サファイア基板と GaN系半導体層の間に少なくともInを含むInxGa1-xN(0) <x≤1) 系半導体層を成長させる工程を備えている。 【0080】第2の半導体の製造方法によると、In原子 を含む111族窒化物半導体は相分離を起こしやすいため に、その上面に髙温でGaN系半導体層を積層する際に相 分離により結晶性が低下する。このため、熱的アニー ル、ウエットエッチングおよびレーザ光照射により、In 原子を含む半導体層が選択的に制御性良く除去されるた めに、サファイア基板とGaN系半導体層を分離すること が可能になる。

【0081】本発明に係る第3の半導体製造方法は、前 記第1の半導体製造方法において、サファイア基板とGa N系半導体層の間に少なくともAs原子を含むIII族窒化物 よりなる半導体層を成長させる工程を備えている。As原 子を含むGaN1-vAsy (0<v<1) 系半導体層は相分離を起 こしやすいために、その上面に髙温でGaN系半導体層を 積層する際に相分離により結晶性が低下する。このた め、熱的アニール、ウエットエッチングおよびレーザ光 照射により、As原子を含む半導体層が選択的に制御性良 く除去されるために、サファイア基板とGaN系半導体層 を分離することが可能になる。

【0082】第4の半導体の製造方法は、前記第1の半 導体製造方法において、サファイア基板とGaN系半導体 層の間に少なくともP原子を含むIII族窒化物よりなる半 導体層を成長させる工程を備えている。P原子を含むGaN 1-vPy (0<v<1) 系半導体層は相分離を起こしやすいた めに、その上面に高温でGaN系半導体層を積層する際に 相分離により結晶性が低下する。このため、熱的アニー ル、ウエットエッチングおよびレーザ光照射により、P 原子を含む半導体層が選択的に制御性良く除去されるた めに、サファイア基板とGaN系半導体層を分離すること、 が可能になる。

【0083】本発明に係る第5の半導体の製造方法によ ると、前記第1の半導体製造方法において、熱的アニー ルによりパンドギャップエネルギーの小さい口は族窒化 物よりなる半導体層の結晶性が相分離でさらに低下し、 ボイドが多数形成され、機械的強度が一段と低下する。 このため、バンドギャップエネルギーの小さい半導体層 が選択的に制御性良く除去され、サファイア基板とGaN

17

【0084】第6の半導体の製造方法によると、前記第1の半導体製造方法において、ウエットエッチングにより、相分離を起こしたバンドギャップエネルギーの小さい半導体層が選択的に制御性良く除去されるために、サファイア基板とGaN系半導体層を分離することが可能になる。

【0085】本発明に係る第7の半導体の製造方法によると、前記第1の半導体製造方法において、熱的アニールによりバンドギャップエネルギーの小さいIII族窒化物よりなる半導体層の結晶性が相分離で低下する。この 10 ため、さらにウエットエッチングを追加することにより、バンドギャップエネルギーの小さい半導体層が選択的に制御性良く除去されるために、サファイア基板とGa N系半導体層を分離することが可能になる。

【0086】第8の半導体の製造方法によると、前記第1の半導体製造方法において、レーザ光照射により励起されたキャリアがパンドギャップエネルギーの小さいII族窒化物よりなる半導体層に集中的に流入して、その半導体層が選択的に昇華除去され、サファイア基板とGaN系半導体層を分離することができる。

【0087】本発明に係る第9の半導体の製造方法によると、前記第8の半導体製造方法において、III族窒化物よりなる半導体層側からではなく基板の裏面側からレーザ光を照射することにより、GaN系半導体層にダメージを与えることなくサファイア基板とGaN系半導体層を分離することが可能になる。

【0088】第10の半導体の製造方法によると、前記第1の半導体製造方法において、熱的アニールによりバンドギャップエネルギーの小さいIII族窒化物よりなる半導体層の結晶性が相分離で低下する。このため、さらにレーザ光照射を追加することにより、バンドギャップエネルギーの小さい半導体層が選択的に制御性良く除去されるために、サファイア基板とGaN系半導体層を分離することが可能になる。

【0089】本発明に係る第11の半導体の製造方法 は、サファイア基板とGaN系半導体層の間に、下面およ び上面のGaN系半導体層よりも多くのIn原子を含むIII族 窒化物よりなる半導体層を積層させる工程を備えてい る。第11の半導体の製造方法によると、多くのIn原 子を含む半導体層は、その格子不整合度が大きくなるた めに組成の不均一(ミシビリティギャップ)が顕著にな り相分離が発生しやすい。この場合、In原子を多く含む 半導体層はその下面および上面のGaN系半導体層よりも バンドギャップエネルギーが小さい必要はなく、例えば AI組成の高いAIz(InxGa1-x)1-zN(0<x<1,0<z<1) の4元混晶であってもよい。相分離を起こしたIn原子を 多く含む半導体層は結晶性が低下し、欠陥およびポイド が発生して、その上面にかかる応力を緩和しやすい。こ のため、熱的アニール、ウエットエッチングにより相分 離を起こした半導体層のみが選択的に制御性良く除去さ

れ、基板と上面のGaN系半導体層を分離することが可能 になる。また、この際、サファイア基板上のGaN系半導 体層に加わる歪は、相分離を起こした半導体層が緩和す るために、基板から分離したGaN系半導体層にはクラッ クの発生はなく、GaN基板の大面積化が可能である。

18

【0090】本発明に係る第12の半導体の製造方法によると、前記第11の半導体製造方法において、熱的アニールによりIn原子を多く含むIII族窒化物よりなる半導体層の結晶性が相分離でさらに低下し、ボイドが多数形成され、機械的強度が一段と低下する。このため、In原子を多く含む半導体層が選択的に制御性良く除去され、サファイア基板とGaN系半導体層を分離することが可能になる。

【0091】第13の半導体の製造方法によると、前記第11の半導体製造方法において、ウエットエッチングにより、相分離を起こしたIn原子を多く含む半導体層が選択的に制御性良く除去されるために、サファイア基板とGaN系半導体層を分離することが可能になる。

【0092】本発明に係る第14の半導体の製造方法によると、前記第11の半導体製造方法において、熱的アニールによりIn原子を多く含むIII族窒化物よりなる半導体層の結晶性が相分離で低下する。このため、さらにウエットエッチングを追加することにより、In原子を多く含む半導体層が選択的に制御性良く除去されるために、サファイア基板とGaN系半導体層を分離することが可能になる。

【0093】第15の半導体の製造方法は、前記第1および第11の半導体製造方法において、基板と分離されるIII族窒化物よりなる半導体層がAlzGa1-zN(0<z≦1)で構成されることを特徴とする。この場合、AlzGa1-zN層は結晶結合がGaN系結晶の中でも強固であるために、基板からAlzGa1-zN層を分離する際のダメージを受けにくく、結晶性を維持することができる。また、この場合、AlzGa1-zN基板が作製できるために、GaN系青紫色レーザ作製時の歪および垂直横モードの制御が容易になる。

【0094】第16の半導体の製造方法は、前記第1および第11の半導体製造方法において、基板を分離するIII族窒化物よりなる半導体層を積層方向に多段に垂直に積層させる工程を備えている。基板を分離する半導体層が複数化することにより、その上面のGaN系半導体層と基板の機械的結合強度が低下し基板分離がより容易になる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る半導体の製造方法を示す工程順の構成断面図

【図2】本発明の第2の実施形態に係る半導体の製造方法により作製されたIII族窒化物半導体の構成断面図

【図3】本発明の第3の実施形態に係る半導体の製造方法により作製されたIII族窒化物半導体の構成断面図

50

【図4】本発明の第4の実施形態に係る半導体の製造方法により作製されたIII族窒化物半導体の構成断面図

【図5】本発明の第5の実施形態に係る半導体の製造方法を示す工程順の構成断面図

【図6】本発明の第6の実施形態に係る半導体の製造方法を示す工程順の構成断面図

【図7】本発明の第7の実施形態に係る半導体の製造方法により作製されたIII族窒化物半導体の構成断面図


【図8】本発明の第10の実施形態に係る半導体の製造方法により作製されたIII族窒化物半導体の構成断面図 【符号の説明】


- 11 サファイア基板
- 12 GaN層
- 1 3 InO. 20GaO. 80N基板分離層
- 1 4 GaN層
- 15 In組成の多い領域
- 16 ボイド
- 21 サファイア基板
- 2 2 GaN層
- 2 3 GaNO. 96AsO. 04基板分離層
- 2 4 GaN層
- 31 サファイア基板
- 3 2 GaN層
- 3 3 GaNO. 96PO. 04基板分離層
- 3 4 GaN層


- 41 サファイア基板
- 42 GaN層
- 4 3 InO. 20GaO. 80N基板分離層
- 4 4 AIO. 10GaO. 90N層
- 51 サファイア基板
- 5 2 GaN園
- 5 3 InO. 20GaO. 80N基板分離層
- 5 4 GaN層
- 5 5 In組成の多い領域
- 0 56 ボイド
 - 57 エッチングされた領域
 - 61 サファイア基板
 - 6 2 GaN層
 - 6 3 InO. 20GaO. 80N基板分離層
 - 6 4 GaN層
 - 65 基板分離箇所
 - 71 サファイア基板
 - 72 GaN層
 - 7 3 AIO. 10InO. 18GaO. 72N基板分離層
- 20 7 4 GaN層
 - 81 サファイア基板
 - 82 GaN層
 - 8 3 InO. 20GaO. 80N基板分離層
 - 8 4 GaN層
 - 85 GaN層

(図2)(図3)(図4)2434-2333-2232-3141


[図7]







[図6]



フロントページの続き

(72)発明者 辻村 歩 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 石橋 明彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 木戸口 勲 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 伴 雄三郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 F ターム(参考) 5F041 AA40 CA34 CA40 CA65 CA73 CA77 FF16 5F043 AA16 AA37 BB10 BB27 DD02 DD07 DD30 GG10 5F073 AA51 BA06 CB02 DA05 DA16